题目

EDA设计数字时钟
设计一个含有时/分/秒的时钟
设计要求：1.具有'秒','分','时'时钟显示功能,在6个LED上显示
小时按24小时制计时.
2.具有校准功能
下面程序是没有控制系统在,而且有错误在,
library ieee;
use ieee.std_logic_1164.all;
use ieee.std_logic_unsigned.all;
entity lb is
port (clk :in std_logic;
y0 :out std_logic_vector (7 downto 0);
ds :out std_logic_vector (4 downto 0));
end ;
architecture fly of lb is
signal d :integer range 0 to 5 ;
begin
process (clk)
variable a :integer range 0 to 4000;
begin
if clk'event and clk ='1' then
if a

提问时间：2020-11-29

答案

2.微秒模块采用VHDL语言输入方式,以时钟clk,清零信号clr以及暂停信号STOP为进程敏感变量,程序如下：library ieee;use ieee.std_logic_1164.all;use ieee.std_logic_unsigned.all;entity MINSECONDb isport(clk,clrm,...